オンライン開催トレーニング
接続トライアル用受付フォーム
必要事項をご入力の上、送信ボタンを押してください。
メールアドレス
（必須）
トレーニングにお申込みのメールアドレスと同じものをご入力ください。
（確認用）
お名前
（必須）
姓のみカタカナでご入力ください。
例）サトウ
ご希望のトライアル日
（必須）
毎週月曜日に開催いたします。
5月13日
5月20日
5月27日
6月3日
6月10日
6月17日
6月24日
ご希望の時間
（必須）
14:00〜14:30
14:30〜15:00
15:00〜15:30
15:30〜16:00
ご受講予定のコース (4月開催)
4/4(木)〜4/5(金) Vivado Design Suite でのFPGA設計導入
4/4(木)〜4/5(金) Zynq SoC システムアーキテクチャ
4/11(木)〜4/12(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級
4/15(月) Vivado Design Suite でのUltraFast設計手法
4/16(火) Vivado Design Suite でのインプリメント手法
4/25(木)〜4/26(金) Zynq UltraScale+ MPSoC システムアーキテクチャ
その他
ご受講予定のコース (5月6月開催)
5/10(水) Zynq UltraScale+ MPSoC ハードウェアデザイン
5/16(火)〜5/17(水) Zynq SoC エンベデッドシステム開発
5/16(火) Vivado Design Suite でのタイミング制約と解析
5/17(水) Vivado Design Suite でのタイミング クロージャ
5/18(木)〜5/19(金) VITISアクセラレーション開発
5/23(火)〜5/24(水) PCI Express デザイン
5/30(火) Vivado Design Suite ツールフロー
5/31(水) IP インテグレーターツールによる設計
6/6(火)〜6/7(水) Versal ACAP: アーキテクチャとメソドロジー１
6/8(木) Versal ACAP: アーキテクチャとメソドロジー２
6/8(木) Vivado Design Suite でのUltraFast設計手法
6/8(木)〜6/9(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級
6/9(金) Versal ACAP: ネットワーク オン チップ
6/15(木) Vivado Design Suite でのインプリメント手法
6/15(木)〜6/16(金) VitisAIプラットフォーム
6/20(火)〜6/21(水) Zynq UltraScale+ MPSoC ソフトウェアデザイン
6/22(木)〜6/23(金) [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級
その他
お申込み状況
（必須）
複数コースをご受講の場合、開催が一番早いコースについてご回答ください。
すでに申込み済み
これから申込む
検討中
予定なし
ご質問・備考
ご登録される情報は、
スパイラル株式会社
による情報管理システム「スパイラル バージョン1」にて安全に管理されます。