オンライン開催トレーニング
接続トライアル用受付フォーム

メールアドレス （必須） トレーニングにお申込みのメールアドレスと同じものをご入力ください。

（確認用）

お名前 （必須） 姓のみカタカナでご入力ください。

例）サトウ

ご希望のトライアル日 （必須） 毎週月曜日に開催いたします。

• 4月7日
• 4月14日
• 4月21日
• 5月12日
• 5月19日
• 5月26日
• 6月2日
• 6月9日
• 6月16日
• 6月23日
• 6月30日

ご希望の時間 （必須）

• 14:00〜14:30
• 14:30〜15:00
• 15:00〜15:30
• 15:30〜16:00

ご受講予定のコース(4月開催コース)

• 4月3日(木)-4日(金) Vivado Design Suite でのFPGA設計導入
• 4月9日(水)-10日(木) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級
• 4月15日(火)-16日(水) Vitis HLSを使った高位合成
• 4月17日(木)-18日(金) Zynq SoC システムアーキテクチャ
• 4月22日(火) Vivado Design Suite でのUltraFast設計手法
• 4月24日(木) Vivado Design Suite でのインプリメント手法
• 4月24日(木)-25日(金) Zynq UltraScale+ MPSoC システムアーキテクチャ
• その他

ご受講予定のコース(5月開催コース)

• 5月13日(火)-14日(水) Embedded Heterogeneous Design
• 5月20日(火)-21日(水) Zynq UltraScale+ MPSoC ハードウェアデザイン
• 5月20日(火) Vivado Design Suite でのタイミング制約と解析
• 5月22日(木) Vivado Design Suite でのタイミング クロージャ
• 5月22日(木)-23日(金) PCI Express デザイン
• 5月23日(金) UltraScale+デバイスからVersalアダプティブSoC への移行
• 5月27日(火)-28日(水) Kria KV260 Vision AI
• 5月29日(木)-30日(金) Zynq SoC エンベデッドシステム開発
• 5月29日(木)-30日(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級
• その他

ご受講予定のコース(6月開催コース)

• 6月5日(木) デザイン クロージャ テクニック デザイン＆パワー
• 6月9日(月) タイミングクロージャテクニックPart1
• 6月10日(火) タイミングクロージャテクニックPart2
• 6月11日(水) IP インテグレーターツールによる設計
• 6月19日(木)-20日(金) Verification with SystemVerilog
• 6月25日(水) Versal adaptive SoC: Quick Start
• 6月26日(木)-27日(金) [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級
• 6月26日(木)-27日(金) VitisAIプラットフォーム
• その他

お申込み状況 （必須） 複数コースをご受講の場合、開催が一番早いコースについてご回答ください。

• すでに申込み済み
• これから申込む
• 検討中
• 予定なし

ご質問・備考