オンライン開催トレーニング
接続トライアル用受付フォーム

メールアドレス （必須） トレーニングにお申込みのメールアドレスと同じものをご入力ください。

（確認用）

お名前 （必須） 姓のみカタカナでご入力ください。

例）サトウ

ご希望のトライアル日 （必須） 毎週月曜日に開催いたします。

• 1月19日
• 1月26日
• 2月2日
• 2月9日
• 2月16日
• 3月2日
• 3月9日
• 3月16日
• 3月23日
• 3月30日

ご希望の時間 （必須）

• 14:00〜14:30
• 14:30〜15:00
• 15:00〜15:30
• 15:30〜16:00

ご受講予定のコース(12月開催コース)

• 12月2日(火)-3日(水) Verification with SystemVerilog
• 12月2日(火)-3日(水) Zynq SoC システムアーキテクチャ
• 12月4日(木) Versal adaptive SoC: Quick Start
• 12月8日(月)-9日(火) Versal adaptive SoC:アーキテクチャ
• 12月10日(水)-11日(木) Versal adaptive SoC:デザインメソドロジーPart1
• 12月12日(金) Versal adaptive SoC:デザインメソドロジーPart2
• 12月11日(木)-12日(金) [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級
• 12月16日(火)-17日(水) Zynq SoC エンベデッドシステム開発
• 12月17日(水) Versal Adaptive SoC:ネットワーク オン チップ
• 12月18日(木) デザイン クロージャ テクニック デザイン＆パワー
• 12月22日(月) タイミングクロージャテクニックPart1
• 12月23日(火) タイミングクロージャテクニックPart2
• その他

ご受講予定のコース (１月開催)

• 1月14日(水) Yoctoを使用した組み込みLinux開発
• 1月14日(水) Versal AI Engine: Quick Start
• 1月15日(木)-16日(金) Vivado Design Suite でのFPGA設計導入
• 1月15日(木)-16日(金) Versal Gen2 アーキテクチャ
• 1月20日(火)-21日(水) Vitis HLSを使った高位合成
• 1月22日(木) AIE-ML v2 Architecture and Design Flow
• 1月22日(木)-23日(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級
• 1月27日(火) Vivado Design Suite でのUltraFast設計手法
• 1月29日(木) Vivado Design Suite でのインプリメント手法
• 1月30日(金) UltraScale+デバイスからVersalアダプティブSoC への移行
• 1月27日(火)-28日(水) Zynq UltraScale+ MPSoC システムアーキテクチャ
• その他

ご受講予定のコース（２月開催）

• 2月3日(火)-4日(水) Spartan UltraScale+ FPGA: Architecture
• 2月3日(火)-4日(水) Zynq UltraScale+ MPSoC ハードウェアデザイン
• 2月5日(木) Vivado Design Suite でのタイミング制約と解析
• 2月6日(金) Vivado Design Suite でのタイミング クロージャ
• 2月9日(月)-10日(火) Designing with SystemVerilog
• 2月9日(月)-10日(火) ソフト＆ハード システム設計セミナー
• 2月12日(木)-13日(金) [Verilog] Xilinx/Vivadoツールを使ったRTL設計初級
• 2月12日(木)-13日(金) Vitis Model Composer
• 2月17日(火)-18日(水) Zynq SoC システムアーキテクチャ
• 2月19日(木)-20日(金) PCI Express デザイン
• 2月25日(水) Versal adaptive SoC: Quick Start
• 2月26日(木)-27日(金) Embedded Heterogeneous Design
• その他

ご受講予定のコース (3月開催)

• 3月3日(火) デザイン クロージャ テクニック デザイン＆パワー
• 3月3日(火)-4日(水) Versal AI Engine 1: アーキテクチャとデザインフロー
• 3月5日(木)-6日(金) Versal adaptive SoC:アーキテクチャ
• 3月12日(木) タイミングクロージャテクニックPart1
• 3月13日(金) タイミングクロージャテクニックPart2
• 3月16日(月)-17日(火) Verification with SystemVerilog
• 3月16日(月)-17日(火) Zynq SoC エンベデッドシステム開発
• 3月18日(水)-19日(木) [VHDL] Xilinx/Vivadoツールを使ったRTL設計初級
• 3月24日(火)-25日(水) Versal adaptive SoC:デザインメソドロジーPart1
• 3月26日(木) Versal adaptive SoC:デザインメソドロジーPart2
• 3月27日(金) Versal Adaptive SoC:ネットワーク オン チップ
• その他

お申込み状況 （必須） 複数コースをご受講の場合、開催が一番早いコースについてご回答ください。

• すでに申込み済み
• これから申込む
• 検討中
• 予定なし

ご質問・備考