購入申込書(トレーニング)

お申込の前にESA・トレーニング受講(受験)申込規約を必ずご確認いただき、 以下のフォームに記入して確認ボタンを押してください。本ページの申込がうまく行かない場合は、ダウンロードメニューよりFAX申込フォームをダウンロードしてご利用ください。
また、同時に2名様以上のお申込を希望される方は、こちらよりお問い合わせください。

受講希望日

  ※下記の表は日程順に記載されております。
  ※複数のトレーニングをお申込される場合はご希望の講座すべてにチェックをしてください。

申込講座名日程期間価格
(税込)
Verilog HDLセミナー
(RTL設計初級)
18/12/12(水)〜12/14(金)
10:00〜18:00
3日間¥158,760
専門分野
(RTL設計初級 VHDL)
19/01/16(水)〜01/18(金)
10:00〜18:00
3日間¥158,760
SystemVerilogセミナー
(入門コース)
19/01/22(火)〜01/23(水)
10:00〜18:00
2日間¥105,840
SystemVerilogセミナー
(アサーションコース)
19/01/29(火)〜01/30(水)
10:00〜18:00
2日間¥105,840
SystemCセミナー
(TLM入門コース)
19/01/31(木)
10:00〜18:00
1日間¥52,920
SystemCセミナー
(TLM実践コース)
19/02/01(金)
10:00〜18:00
1日間¥52,920
組込み分野
(Linux初級)
19/02/06(水)
10:00〜18:00
1日間¥27,000
SystemCセミナー
(入門コース)
19/02/07(木)〜02/08(金)
10:00〜18:00
2日間¥105,840
Verilog HDLセミナー
(RTL設計上級 機能検証)
19/02/14(木)〜02/15(金)
10:00〜18:00
2日間¥105,840
Verilog HDLセミナー
(RTL設計中級 論理合成)
19/02/21(木)〜02/22(金)
10:00〜18:00
2日間¥105,840
専門分野
(設計スタイルガイドセミナー・VerilogHDL版)
19/02/26(火)〜02/27(水)
10:00〜18:00
2日間¥105,840
--Verilog HDLセミナー
(論理回路基礎)
 
10:00〜18:00
2日間¥105,840
--Verilog HDLセミナー
(RTL設計中級 機能検証)
 
10:00〜18:00
2日間¥105,840
--Verilog HDLセミナー
(RTL設計上級 論理合成)
 
10:00〜18:00
2日間¥105,840
--フレッシュマンセミナー
(RTL設計初級 実機演習講座)
 
10:00〜18:00
3日間¥158,760
--専門分野
新しい検証技術講座
 
10:00〜18:00
1日間¥52,920
--専門分野
検証スクリプト講座
 
10:00〜18:00
1日間¥52,920
--専門分野
(システム設計概論)
 
10:00〜18:00
2日間¥105,840
--専門分野
(設計スタイルガイドセミナー・VHDL版)
 
10:00〜18:00
2日間¥105,840
--組込み分野
(MPU基礎)
 
10:00〜18:00
1日間¥52,920
--組込み分野
(ハードウェア基礎)
 
10:00〜18:00
2日間¥105,840
--組込み分野
(組込みC言語入門)
 
10:00〜18:00
2日間¥105,840


受講者

会社名 *

※個人申込の場合は「なし」とご記入ください

部署名 *

※個人申込の場合は「なし」とご記入ください

お名前 *

フリガナ *

郵便番号 * -

所在地 *

電話番号 * - -

FAX番号 - -

E-mail *
(確認用)

見積書番号

アンケート * この講座を何で知りましたか?

「他社からの紹介」を選択された場合は社名を、
「その他」を選択された場合は詳細をご入力ください。

備考欄 ご要望などございましたら、こちらにご記入ください。

受講料のお支払いにつきましては、原則として「受講日の2日前までのご入金」をお願いしております。
詳細はESA・トレーニング受講(受験)申込規約をご確認ください。

申込責任者(個人で申込まれる場合は、入力の必要はありません)

部署名
役職
お名前
フリガナ
郵便番号 -
所在地
(受講者と住所が異なる場合のみ)

電話番号 - -
FAX番号 - -
E-mail
(確認用)

お申込の前にESA・トレーニング受講(受験)申込規約を必ずご確認いただき、 ご同意いただける場合は「同意する」にチェックしてください。

同意する

  
XILINX
教育サービス
HDLABトレーニング(SystemC)
HDLABトレーニング(SystemVerilog)
HDLABトレーニング(Verilog HDL)
HDLABトレーニング(フレッシュマン向け)
HDLABトレーニング(専門分野)
HDLABトレーニング(組込み分野)
HDLABトレーニング(XILINX認定)
HDLABトレーニング日程表
HDLABトレーニング開催リクエスト
Eラーニング
STIL講座
STIL講座ログイン
設計スキルアセスメント
設計技能検定試験「ESA」
設計技能検定試験「ESA Basic」
設計・コンサルティング
ARM CPUモデル環境
SystemC
Design Style Guide
設計・検証のワンポイント
購入・見積もり
ダウンロード
お問い合わせ

SystemCJapan
Vectology